

#### JAPANESE PATENT OFFICE

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11261053 A

(43) Date of publication of application: 24.09.1999

(51) Int. Cl

H01L 29/778

H01L 21/338, H01L 29/812

(21) Application number:

10057070

(22) Date of filing:

09.03.1998

(54) HIGH ELECTRON MOBILITY TRANSISTOR

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a high electron mobility transistor(HEMT) of GaN compound semiconductor where a high voltage can be applied.


SOLUTION: A laminated structure A is composed of an I-type semiconductor layer 3 and an N-type semiconductor layer 4 laminated in this sequence on a semi-insulating substrate 1, wherein the semiconductor layers are all formed of GaN compound semiconductor. A gate electrode G is provided in the N-type semiconductor layer 4 through the intermediary of a (71) Applicant: FURUKAWA ELECTRIC CO

LTD:THE

(72) Inventor: YOSHIDA KIYOTERU

P-type semiconductor layer 5 of GaN compound semiconductor, a source electrode S and a drain electrode D are provided direct onto the N-type semiconductor layer 4, and the P-type semiconductor layer 5 is a single-layer structure of P-type GaN layer or P-type In-GaN layer or a two-layered structure composed of a P-type GaN layer and a P-type InGaN layer.

COPYRIGHT: (C)1999,JPO



## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出顧公開番号

## 特開平11-261053

(43)公開日 平成11年(1999)9月24日

(51) Int.Cl.6

識別記号

FΙ

H01L 29/80

Н

H01L 29/778 21/338

29/812

審査請求 未請求 請求項の数2 OL (全 4 頁)

(21)出願番号

特顧平10-57070

(71)出願人 000005290

000000200

(22)出顧日

平成10年(1998) 3月9日

古河電気工業株式会社

東京都千代田区丸の内2丁目6番1号

(72)発明者 吉田 清輝

東京都千代田区丸の内2丁目6番1号 古


河電気工業株式会社内

(74)代理人 弁理士 長門 侃二

## (54) 【発明の名称】 高移動度トランジスタ

#### (57)【要約】

【課題】 GaN系化合物半導体から成り、高圧印加が可能な高移動度トランジスタ(HEMT)を提供する。 【解決手段】 半絶縁性基板1の上に、i型半導体層3,n型半導体層4をこの順序で積層して成る積層構造1Aが形成され、各半導体層はいずれもGaN系化合物半導体から成り、n型半導体層4の上にはGaN系化合物半導体から成るp型半導体層5を介してゲート電極Gが装荷され、またn型半導体層4の上には直接ソース電極Sとドレイン電極Dがそれぞれ装荷されており、p型半導体層5が、p型GaN層もしくはp型InGaN層の1層構造、またはp型GaN層にp型InGaN層を積層して成る2層構造である。



1

#### 【特許請求の範囲】

【請求項1】 半絶縁性基板の上に、i型半導体層, n 型半導体層をこの順序で積層して成る積層構造が形成さ れ、前記各半導体層はいずれもGaN系化合物半導体か ら成り、前記n型半導体層の上にはGaN系化合物半導 体から成るp型半導体層を介してゲート電極が装荷さ れ、また前記n型半導体層の上には直接ソース電極とド レイン電極がそれぞれ装荷されていることを特徴とする 髙移動度トランジスタ。

【請求項2】 前記p型半導体層が、p型GaN層もし 10 くはp型InGaN層の1層構造、またはp型GaN層 にp型InGaN層を積層して成る2層構造である請求 項1の高移動度トランジスタ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明のGaN系化合物半導 体から成る高移動度トランジスタ (HEMT) に関し、 更に詳しくは、高電圧印加の下で作動できる新規な構造 のHEMTに関する。

#### [0002]

【従来の技術】HEMTは、例えば髙出力マイクロ波素 子の素材として期待されていて、現在ではGaAs系化 合物半導体を用いて製造されているのが通例である。例 えば、半絶縁性基板の上に i 型GaAs層とn型GaA l,As1-,層を順次成膜し、そしてそのn型GaAl, As1-x層の上に、ソース電極とドレイン電極が装荷さ れ、更に例えばp型GaAs層を介してゲート電極が装 荷された構造のものが知られている。

【0003】Cの構造のHEMTの場合、x=0.25 のときのエネルギーバンド図をみると、n型GaAl 。.z, As。., , 層と i 型GaAs層のヘテロ接合界面にお けるヘテロ障壁 (ΔEc) は約0.26 eVになってい て、熱平衡状態においては、当該接合界面に2次元電子 ガス層が形成される状態になっている。そして、ソース 電極とドレイン電極の間に所定値の逆バイアス電圧を印 加し、またソース電極とゲート電極の間に順バイアス電 圧を印加することにより、前記n型GaAl,As,、層 からはその下に位置するi型GaAs層へ電子が供給さ れ、供給された電子は前記接合界面で2次元電子ガス層 を形成し、そのガス層内に閉じ込められた状態で電子は 40 ドレイン電極へと高速で流れてHEMT動作を実現す る。その場合、ゲート電圧の直下における電界強度が強 いほど、2次元電子がガス層への電子の閉じ込め効果は 髙まるので、髙速動作は実現しやすくなる。

【0004】しかしながら、GaAs系HEMTの場 合、ヘテロ接合界面における不連続バンドは0.26eV 程度(x=0.25のとき)であり、その絶縁破壊電界 値は3×10'V/m程度であるため、ゲート電極に高電 圧を印加してその直下に高電界を形成することにより高 に対処することを目的として、最近、GaN系化合物半 導体を用いたHEMTの試作研究が行われている。

【0005】 これは、GaAlxN1-xとGaNとのヘテ 口接合界面におけるヘテロ障壁 (ΔEc) は約0.67e Vであり、GaAs系の場合に比べて約2.6倍と高い不 連続バンドを有し、またその絶縁破壊電界値も2×10 \*V/cmであり、GaAs系の場合に比べて1桁大きいの で2次元電子ガス層内への電子の閉じ込め効果を高める ことができ、理論的には、GaAs系に比べて電子濃度 を10倍程度大きくすることができるからである。

【0006】とのGaN系HEMTとしては、例えば次 のようなものがMOCVD法を用いて製造されている。 すなわちまず、半絶縁性のサファイア基板の上に、A1 Nバッファ層が成膜される。ついで、Ga源としてトリ メチルガリウム、N源としてアンモニアを用いて前記A 1 Nパッファ層の上に i 型Ga N層が成膜され、更にト リメチルアルミニウムをAl源として前記i型GaN層 の上にn型A1GaN層が成膜される。そして、このn 型A1GaN層に対して常法のホトリソグラフィーとエ 20 ッチングを行ったのち、所定の箇所にゲート電極、ソー ス電極、およびドレイン電極が装荷される。

【0007】 CのGaN系HEMTの場合、i型GaN 層とn型AIGaN層のヘテロ接合界面、具体的にはi 型GaN層の最上層に2次元電子ガス層が形成され、と こを電子が高速移動してHEMT動作を実現する。この とき、電子の高移動度を実現するためには、このi型G a N層には不純物や結晶欠陥が極力存在していないこと が必要である。

[0008]

【発明が解決しようとする課題】しかしながら、上記し たGaN系HEMTの場合、GaAs系HEMTに比べ れば高い電圧の印加は可能であるが、更なる高速動作が 要求されている昨今の状況に対しては必ずしも充分な電 子移動度を発揮するものとはいいがたい。本発明は従来 のGaN系HEMTにおける上記した問題を解決し、高 耐圧性を備えている新規構造のGaN系HEMTの提供 を目的とする。

[0009]

【課題を解決するための手段】上記した目的を達成する ために、本発明においては、半絶縁性基板の上に、i型 半導体層、n型半導体層をこの順序で積層して成る積層 構造が形成され、前記各半導体層はいずれもGaN系化 合物半導体から成り、前記n型半導体層の上にはGaN 系化合物半導体から成るp型半導体層を介してゲート電 極が装荷され、また前記n型半導体層の上には直接ソー ス電極とドレイン電極がそれぞれ装荷されていることを 特徴とする髙移動度トランジスタ、とくに、前記p型半 導体層が、p型GaN層もしくはp型InGaN層の1 層構造、またはp型GaN層にp型InGaN層を精層 速動作を実現するという点で難がある。このような問題 50 して成る2層構造である高移動度トランジスタが提供さ

3

れる。

[0010]

【発明の実施の形態】以下、本発明のHEMTにつき、 その基本構造を示す図1に基づいて詳細に説明する。本 発明のHEMTは、半絶縁性基板1の上に、バッファ層 2, i型半導体層3, n型半導体層4から成る積層構造 Aが形成され、n型半導体層4の上には、p型半導体層 6を介してゲート電極Gが装荷され、また、ソース電極 S、ドレイン電極Dがそれぞれ装荷された構造になって いる。

【0011】とのHEMTは、GaN系化合物半導体に 対してMOCVD法やMOMBE法など公知のエピタキ シャル成長法を適用することにより、半絶縁性基板1の 上に所定組成の半導体層を成膜していくことによって製 造される。 ととで、半絶縁性基板 1 としては、との上に 成膜していく各半導体層との間で格子整合している材料 から成ることが本来は好ましいが、GaN系に関しては そのような材料は存在しないので、従来から使用されて いる材料、例えばサファイア、Si単結晶などの半絶縁 性材料の基板であればよい。また、バッファ層2として 20 は、GaN層が選択される。

【0012】i型半導体層3を構成するGaN系化合物 半導体としては、例えば、i型GaN、i型InGaN などをあげることができる。とくに、i型GaNは好適 である。また、バンドギャップエネルギーが上記した髙 純度なi型GaNのそれよりも小さいかまたは同等であ れば、i型In,Ga1-x-vAl,N(ただし、0<x< 1, 0<y<0.2)をi型半導体層3として用いること もできる。

半導体としては、例えば、n型AlGaN, n型GaN などをあげることができる。これらのうち、n型A1G aNは好適である。また、バンドギャップエネルギーが 上記n型A1GaNのそれよりも小さいかまたは同等で あれば、n型InuGa1-u-、Al、N(ただし、0<u <1,0<v<0.5)をn型半導体層として用いること もできる。

【0014】このn型半導体層4の成膜に用いるn型ド ーパントとしては、例えば金属Si(MBE法で成膜す る場合) やジシラン (MOCVD法で成膜する場合)を 40 あげることができる。この n型半導体層4の上には直接 ソース電極Sとドレイン電極Dを装荷することを考える と、両者間でオーミック接触を実現させるため、できる だけ低抵抗となるようにドーパント濃度を設定すること が好ましい。例えばn型ドーパントがSiである場合に は、5×10<sup>17</sup>~5×10<sup>18</sup>cm<sup>-3</sup>程度の濃度にする。

【0015】次に、p型半導体層5を構成するGaN系 化合物半導体としては、p型GaN、p型InGaNを あげることができる。このp型半導体層5は、p型Ga

もよいが、p型GaN層の上に更にp型InGaN層を 積層して成る2層構造にすることが好適である。このp 型半導体層5を成膜するときのp型ドーパントとして は、例えば金属Mg(MBE法で成膜する場合)やシク ロベンタジエニルマグネシウム(MOCVD法で成膜す る場合) などをあげることができる。このときのp型ド ーパントの濃度は5×1017~5×1018cm-3程度にす

【0016】最後に、ゲート電極Gを構成する材料とし 10 ては例えばAu/Pt, Alなどをあげることができ、 またゲート電極Gを構成する材料としては例えばAu, Ti/Alなどをあげることができる。この構造のHE MTは、ゲート電極Gの下がpn接合構造になってい る。そして、ゲート電極Gから電圧印加を行うと、n型 半導体層4とi型半導体層3のヘテロ接合界面、具体的 には、i型半導体層3の最上層部に2次元電子ガス層3 aが形成され、そこにn型半導体層4から供給された電 子が閉じ込められ、高速でドレイン電極Dへ流れてHE MT動作を実現する。

【0017】その場合、ゲート電極G直下のpn接合の 働きにより少量のキャリア注入で電圧が制御され、かつ 制御された電圧によってチャネル間を流れる電流を制御 することが可能になるので、前記2次元電子ガス層3 a を高電圧で制御することが可能になり、2次元電子ガス 層3aへの電子の閉じ込め効果も高くなって電子の高速 移動が可能になる。

【0018】とくに、p型半導体層5が前記したp型G aNとp型InGaNの2層構造になっている場合に は、この積層構造が1種の量子井戸構造として機能し、 【0013】n型半導体層4を構成するGaN系化合物 30 その結果、量子効果によるトンネル電流が流れるように なり、ゲート電流は流れやすくなるので好適である。 [0019]

> 【実施例】図1で示した積層構造のHEMTをMOMB E法により次のようにして製造した。まず、半絶縁性の Si単結晶基板1の上に、Ga源として金属Ga(5×  $10^{-7}$ Torr), N源としてジメチルヒドラジン( $5\times1$ 0-3 Torr) を用い、成長温度640°Cでエピタキシャル 成長を行い、厚み50AのGaNバッファ層2を成膜し tc.

【0020】ついで、N源をアンモニア(5×10<sup>-5</sup>To rr) に切り換え、成長温度を850℃に上昇してエピタ キシャル成長を行い、厚み5000Aのi型GaN層3 を成膜した。なお、このときのキャリア濃度は5×10 16 cm-1以下となるように成膜条件を設定した。

【0021】ついで、金属A1(2×10<sup>-7</sup>Torr)を供 給し、またn型ドーパントとして金属Si(2×10~ Torr)を供給し、成長温度850℃でエピタキシャル成 長を継続して、厚みが500Aのn型A1GaN層4を 成膜した。このとき、キャリア濃度は1×1018cm-3と N層、p型InGaN層のそれぞれ1層から成っていて 50 なるように成膜条件を設定した。ついで、金属Siの供 給を絶ち、p型ドーパントとして金属Mg(5×10-9 Torr)を供給して成膜操作を続け、前記n型AIGaN 層4の上に厚み500Aのp型GaN層6を成膜した。 このとき、キャリア濃度は1×10<sup>18</sup>cm<sup>-3</sup>となるように 成膜条件を設定した。

【0022】ついで、水素とアルゴンとメタンの混合ガ スをプラズマ化したものをエッチャントにしてドライエ ッチングを行い、ゲート電極を装荷すべき箇所以外のp 型GaN層をエッチング除去してn型。InGaN層4を をプラズマCVD法で成膜し、ホトレジストでパターニ ングしたのちゲート電極を装荷すべき箇所を含む部分を マスキングし、ソース電極とドレイン電極を装荷すべき 箇所は開口し、そとに表出したn型InGaN層4の上 に、金属A1を蒸着することにより、ソース電極Sとド レイン電極Dを装荷した。

【0023】最後、前記マスキングをエッチング除去 し、その下のSiOz膜を開口し、ソース電極Sとドレ イン電極Gの箇所をSiO、膜でマスキングしたのち、 上記開口部にAuを蒸着してp型GaN層5の上にはゲ 20 3a 2次元電子ガス層 ート電極Gを装荷して図1で示したHEMTを製造し た。このHEMTは、ゲート電圧からの印加電圧を3V でドレイン電流(Ids)が60mA、ドレイン電圧2V以 上で飽和するHEMT特性が得られた。すなわち、この 飽和特性はVdsを100Vまであげても一定値を保ち、 HEMTとしての機能を喪失することはなかった。

\*【0024】室温下でのこのHEMT構造の移動度は、 600cm<sup>2</sup>/V·secであり、77Kでの移動度は7500c ㎡ N·secと良好な値を示した。

#### [0025]

【発明の効果】以上の説明で明らかなように、本発明の GaN系HEMTは、ゲート電極をVまで高めても故障 を起こすことがなく、従来のGaN系HEMTに比べて 高速動作をすることができる。これは、ゲート電極とチ ャネル層との間をpn接合構造とし、i型半導体層とn 表出させた。その後、全体の表面を被覆してSiОュ膜 10 型半導体層との接合界面に電子の閉じ込め効果が優れて いる2次元電子ガス層が形成されるようにしたことがも たらす効果である。


#### 【図面の簡単な説明】

【図1】本発明のHEMTの層構造を示す断面図であ る。

#### 【符号の説明】

- 1 半絶縁性基板
- バップ層 (GaN層)
- i 型半導体層(i型GaN層)
- - 4 n型半導体層(n型InGaN層)
  - p型半導体層 (p型GaN層) 5
  - S ソース電極
  - G ゲート電極
  - ドレイン電極

【図1】



THIS PAGE BLANK (USPTO)